前英特尔首席执行官帕特·基辛格（Pat Gelsinger）在近日接受a16z专访时，对当前人工智能算力体系中广泛采用的高带宽内存（HBM）提出了尖锐批评，称其为”糟糕的内存”。他指出，HBM存在位密度低、带宽扩展受限以及功耗散热压力大等结构性问题，尤其不适合AI这类内存计算密集型工作负载。
基辛格在访谈中表示，HBM”只是目前能实现的最佳方案”，但其技术缺陷十分明显。他提到，HBM的位密度非常低，带宽受到物理条件限制，功耗与散热问题也令人头疼。他特别强调，DRAM内存本身对高温敏感，而HBM将所有数据集中在同一区域的设计，进一步加剧了热管理难度。对于AI工作负载而言，这种架构”简直是灾难性的”。
基辛格的批评涉及HBM架构中两个核心技术瓶颈。其一是”海岸线带宽”（Shoreline Bandwidth）限制。该概念指计算芯片边缘可用于连接HBM的物理周长资源。由于HBM接口需要占用芯片边缘大量面积，可布置的内存堆叠数量受到制约，从而形成带宽扩展的物理瓶颈。其二是散热问题。当前HBM3/3E的总线宽度为1,024位，下一代HBM4将提升至2,048位，这意味着需要大量并行连接与微凸点。根据韩国科学技术院的分析，当HBM功耗超过约30瓦时，GPU或ASIC与HBM堆栈之间的物理层接口（PHY）自身发热会成为内存热应力的主要来源，而非DRAM裸片本身。
在位密度方面，HBM堆叠中的DRAM裸片需通过大量硅通孔（TSV）实现垂直互连。这一结构减少了单颗裸片可容纳的存储单元数量，导致单颗DRAM裸片位密度偏低。不过，从整个堆叠的每平方毫米累计密度来看，HBM仍能提供高于传统方案的数值。基辛格的批评更多指向单位面积上的绝对存储容量与散热效率之间的根本性矛盾。
基辛格于2024年12月从英特尔卸任。在其任期内，英特尔曾大力推进AI加速器与代工业务，但在AI内存方案上并未大规模采用HBM路线。此次表态延续了他对AI硬件架构的一贯立场，即主张通过更紧密的存算一体或先进封装方案来替代当前以HBM为中心的设计范式。值得注意的是，基辛格并未在访谈中提出具体的替代方案，其批评更多停留在对现有技术局限性的分析层面。
HBM目前是英伟达、AMD及各大云厂商AI加速器的标配内存方案，SK海力士、三星和美光均在扩大HBM产能。基辛格的言论反映了AI算力基础设施领域一个日益受到关注的议题：随着模型规模持续膨胀，HBM的带宽提升速度与功耗散热代价能否跟上算力需求，已成为芯片设计者必须面对的结构性挑战。在HBM4即将量产的节点上，关于内存架构替代路径的讨论预计将进一步升温。
该文观点仅代表作者本人，企服科学平台仅提供信息存储空间服务。
