半导体分析机构Kurnal Insights于9月30日发布了华为麒麟9050 Pro芯片的裸片显微照，首次从物理层面展示了这款芯片的内部结构。照片显示，麒麟9050 Pro由两颗尺寸完全相同的裸片垂直堆叠而成，单颗裸片尺寸为11.13 × 10.84 mm，面积约120.65mm²，略小于前代麒麟9030S的122mm²。两颗裸片分工明确：一颗负责核心计算逻辑，另一颗专用于SRAM和缓存，两者通过高密度垂直互连技术连接。这一结构是华为韬定律“逻辑折叠”（LogicFolding）技术的首次商业化落地。
所谓逻辑折叠，是将芯片从传统的平面布局改为垂直堆叠，用极短的垂直互连替代长距离水平走线，从而压缩信号传播时延。华为公司董事、半导体业务部总裁何庭波在中国科学院科技论文预发布平台ChinaXiv上发表的署名论文中提出，以“时间（τ）缩微”替代“几何缩微”作为半导体演进的新指导原则，通过逻辑折叠等创新技术持续压缩信号传播时延。
根据Die Shot解析，麒麟9050 Pro的逻辑裸片（Logic Die）采用中芯国际N+3工艺，SRAM裸片则采用N+2工艺。由于单颗裸片面积缩小，单颗裸片的良率应高于麒麟9030 Pro，但该芯片仅用于Mate 90 Pro Max及以上版本，整体封装良率可能仍然偏低。
晶体管密度方面，何庭波在论文中披露，麒麟9050 Pro的等效晶体管密度从麒麟9030 Pro的每平方毫米约1.55亿个提升至约2.38亿个，增幅约55％。何庭波表示，“这一增幅相当于我们此前三年依靠几何尺寸缩小所取得的成果总和。”按常规逻辑，功耗密度本应随密度提升而同步攀升，但论文给出的结果相反：在性能对齐的条件下，麒麟9050 Pro在真实负载基准测试中实现NPU功耗降低66％、GPU功耗降低58％、CPU性能核功耗降低41％。
市场研究机构伯恩斯坦将这一进展称为“被低估的突破”，并指出良率与散热仍是3D堆叠技术在大规模量产中需要持续解决的工程挑战。伯恩斯坦报告指出，麒麟9050 Pro将移动芯片与苹果的技术差距缩小至约三年，而上一代差距约为四年。
在10月1日的Mate 90系列发布会上，余承东正式揭晓了该系列的芯片阵容：标准版搭载麒麟9030，Mate 90 Pro搭载麒麟9035，Mate 90 Pro Max典藏版与Mate 90 RS非凡大师搭载麒麟9050 Pro。据华为发布会上公布的数据，Mate 90 Pro Max整机性能较上代提升31％，Mate 90 Pro提升20％，Mate 90标准版提升27％。麒麟9050 Pro集成灵犀CPU、马良GPU和达芬奇架构NPU，其中马良GPU计算单元与缓存翻倍，NPU支持在端侧部署30B参数的混合专家架构大模型。
麒麟9050 Pro早在9月7日已随Mate XT 2三折叠手机首发亮相，当时华为时隔六年在旗舰发布会上推出全新麒麟芯片。从行业视角来看，这条技术路径的持续演进，将决定华为芯片未来能在多大程度上缩小与最先进制程的差距。国研新经济研究院创始院长朱克力在接受《经济参考报》采访时表示，首款采用逻辑折叠技术的高性能芯片发布，“最大价值在于完成从技术攻关到大规模商业跑通的闭环验证，证明依托体系创新、架构创新，走出后摩尔时代的差异化技术路线具备现实可行性”。
逻辑折叠技术的量产落地，为后摩尔时代芯片性能提升提供了一条不依赖极致制程微缩的替代路径。但其在良率控制、散热管理和封装成本上的工程挑战，仍将决定该技术能否从旗舰机型向更广泛产品线扩展。
该文观点仅代表作者本人，企服科学平台仅提供信息存储空间服务。
