据韩媒the bell当地时间8月13日报道，三星电子目标于2026年9月率先完成1d nm DRAM内存研发，2026年12月进入量产转移阶段，2027年上半年启动生产线建设，有望在2027年底实现首批量产。这一时间表意味着三星电子希望在下一代DRAM制程节点上重新确立对竞争对手的技术优势。
此前，SK海力士在业界率先完成了1c nm节点DRAM的开发，在存储制程竞赛中暂时领先。三星电子试图在1d nm阶段重夺“技术领先”桂冠，将下一代制程节点的研发节奏作为重返技术前沿的关键抓手。1d nm是继1c nm之后的下一代DRAM制程节点，延续了存储行业以纳米级微缩推进芯片性能与功耗优化的技术路线。
另一方面，三星电子已定下为HBM5E内存导入1d nm DRAM Die的目标。提早完成底层技术构建可为后续HBM的推出打下坚实基础。HBM（高带宽内存）作为AI加速器核心配套存储产品，其性能与良率高度依赖底层DRAM制程的成熟度。将1d nm制程与HBM5E产品路线绑定，显示出三星电子在AI存储领域的长线布局意图。
与此同时，SK海力士的1d nm DRAM目前处于热测试良率提升阶段，预计2026年12月完成研发。两家韩国存储巨头的研发时间表高度接近，竞争态势预计将在未来两年持续升温。不过，三星电子和SK海力士的1d nm DRAM技术目前仍处于较早期阶段，整体产品完成度离量产目标仍有很大的待优化空间。
DRAM制程微缩是存储行业持续多年的核心竞争维度。随着制程节点向1d nm及以下推进，设备投资规模、技术复杂度和良率控制难度均显著上升。三星电子与SK海力士在1d nm节点的竞争，不仅关乎各自在DRAM市场的份额与利润率，也将在一定程度上影响全球AI服务器、高性能计算等下游领域的内存供给格局。
对于三星电子而言，在1c nm阶段被SK海力士抢先完成后，1d nm节点成为其重新确立技术领先地位的重要窗口期。公司内部将2026年9月设为研发完成目标，并在随后数月内推进量产转移与产线建设，显示出其试图通过紧凑的时间安排压缩与竞争对手的差距。但业界人士也指出，DRAM制程研发历来存在不确定性，实际量产时间仍取决于良率爬坡和设备验证进展。
从行业视角看，1d nm DRAM的竞争正与HBM市场的扩张同步推进。AI大模型训练与推理对高带宽存储的需求持续增长，HBM产品的迭代速度加快，对底层DRAM die的制程先进性和供应稳定性提出了更高要求。三星电子将1d nm与HBM5E绑定，意在打通从制程研发到高端存储产品交付的完整链条，以在AI存储市场占据更有利位置。
未来两年，1d nm DRAM的研发进展将成为观察存储行业技术竞争格局的重要指标。三星电子与SK海力士的量产时间表、良率表现以及HBM产品导入节奏，预计将直接决定双方在下一代存储市场中的份额分配。与此同时，DRAM制程微缩的持续推进也将为AI基础设施的算力扩展提供底层支撑，存储技术的迭代速度与AI应用的演进节奏之间的联系正变得愈发紧密。
该文观点仅代表作者本人，企服科学平台仅提供信息存储空间服务。
