在台积电2026年第三财季（2026年7月至9月）财报电话会上，董事长兼CEO魏哲家宣布，公司已实现5倍光罩尺寸先进封装量产，良率表现“非常优秀”。魏哲家表示，目前除台积电外，尚无其他企业能够达到这一封装规模，客户对量产结果十分满意。
光罩尺寸是衡量芯片制造中单次曝光可覆盖面积的单位。随着AI芯片和高性能计算芯片对算力密度要求的提升，将多颗计算芯片与高带宽内存封装在同一大型基板上的需求日益迫切。封装面积越大，可容纳的算力、内存和互连密度通常越高，但良率控制难度也随之显著增加。台积电此次实现5倍光罩尺寸量产，意味着其在先进封装领域的技术壁垒进一步抬高。
魏哲家同时透露，台积电正在开发9倍光罩尺寸封装方案，并已向14倍光罩尺寸方向推进。今年8月，科技媒体Anue曾报道，台积电5.5倍光罩尺寸CoWoS已进入高量产阶段，多家AI客户产品良率稳定超过98％，部分甚至达到99％。公司计划到2029年将CoWoS封装能力扩展至14倍以上光罩尺寸。
在回应英特尔EMIB等竞争方案时，魏哲家未直接点名，但明确表示，若客户在竞争对手处无法获得足够的先进封装产能，台积电将做好准备。他强调，台积电的首要任务是确保客户产品顺利上市，为此需要提供最佳技术并保障足够产能。此番表态被外界解读为，在先进封装产能持续紧缺的背景下，台积电有意承接因竞争对手产能不足而溢出的客户需求。
随着AI大模型训练与推理对算力的需求持续攀升，先进封装已成为继制程工艺之后，芯片性能提升的关键瓶颈之一。台积电在CoWoS等封装技术上的量产进展与路线图，将直接影响英伟达、AMD等AI芯片厂商的产品交付节奏，以及全球AI算力基础设施的供给能力。
该文观点仅代表作者本人，企服科学平台仅提供信息存储空间服务。
