AMD披露混合键合3D DRAM能效提升17倍，北方华创刻蚀工艺获突破

2026年9月第一周，存储芯片行业接连传出两项技术进展。AMD在内部技术研讨会上披露，基于混合键合技术的3D DRAM架构能效相比传统HBM堆栈最高可提升17倍。同期，国内半导体设备企业北方华创在IEEE期刊发表论文，宣布在3D DRAM制造工艺上取得突破。

AMD提出的方案将DRAM芯片直接堆叠在XPU正上方，放弃传统微凸块连接，转而采用铜-铜直接键合。传统HBM虽通过TSV硅通孔实现垂直堆叠，但芯片间依赖微凸块连接，需用液态塑料填充物填充物理间隙，由此带来寄生电阻、连接密度受限和散热困难等问题。混合键合方案将晶圆抛光至原子级平整度，使铜在加热后直接融合，消除了传统PHY接口瓶颈。将DRAM置于计算芯片上方还缩短了数据搬运的物理距离，有助于降低AI加速器中的数据移动功耗。

北方华创开发的“两步循环刻蚀工艺”针对64层硅与硅锗交替堆叠结构，实现了超过95％的结构均匀度和超过500:1的硅锗与硅刻蚀选择比，在200纳米夹层结构中硅层单次损耗控制在10埃以内。业界分析认为，国产DRAM厂商若能整合该刻蚀设备与相关工艺，将提升3D DRAM自主量产演进的可行性。

3D DRAM受到关注的原因在于传统DRAM正逼近物理极限。DRAM依靠电容器存储数据，随着线宽逼近10纳米以下，电容器尺寸难以继续缩减，晶体管间距缩小也增加了短路风险。EUV光刻机的高昂成本与出口管制进一步限制了部分厂商的先进制程路径。3D DRAM将晶体管从二维平面微缩转向三维垂直堆叠，通过增加层数提升存储密度。

当前3D DRAM主要有两条技术路线：4F² VCT垂直通道晶体管DRAM和VS-CAT垂直堆叠单元阵列晶体管DRAM。前者核心是“竖立”，在单元结构上向z方向发展；后者核心是堆叠，类似3D NAND堆叠多层DRAM。理论上，4F²架构在同等芯片面积上能比6F²架构多集成30％至50％的存储单元。

三星、SK海力士和美光均在布局3D DRAM。三星计划今年完成10a工艺DRAM研发，2028年导入量产，并从10d节点开始全面转向3D堆叠架构，目前已在内部实现16层堆叠的VS-CAT DRAM。SK海力士将4F²结构称为垂直栅极，并探索IGZO氧化物半导体作为下一代沟道材料。美光在2019年即启动3D DRAM研究，据TechInsights统计，截至2022年8月其相关专利超过30项，但量产进展尚未披露。

从设备端看，北方华创的刻蚀工艺突破与AMD的混合键合方案分别指向3D DRAM制造的不同环节。随着存储巨头持续推进技术路线图，3D DRAM的产业化竞赛正在从架构探索进入工艺验证阶段。