华为海外X账号于10月7日发布了9月29日国际媒体圆桌会议的摘要内容。华为常务董事、产品投资评审委员会主任、终端BG董事长余承东与多家国际媒体记者就华为消费者业务及HarmonyOS生态系统进行了交流。在被问及AI、硬件与EUV相关问题时，余承东表示，极紫外光刻（EUV）设备是制造先进芯片的关键，中国目前正在研发这些设备，但现阶段国内仍然依靠深紫外光刻（DUV）。
余承东在回应中提及逻辑折叠（LogicFolding）技术，称其是在获取某些技术受到限制的情况下用来提升能力的一种方法。他指出，手机的主处理器需要先进制程，但手机中的许多其他部件并没有那么高的制程要求。基于这一判断，华为采用系统工程的方法，持续优化整体性能，以弥补无法获得更先进制程的不足。
这一表态的背景是华为在10月1日举行的Mate 90系列及全场景新品发布会上正式推出年度旗舰Mate 90系列手机，全系搭载韬定律芯片。其中，旗舰τ芯片包括麒麟9030（Mate 90）与麒麟9035（Mate 90 Pro）；逻辑折叠τ芯片包括麒麟9050（Mate 90 Pro Max）与麒麟9050 Pro（Mate 90 Pro Max / RS非凡大师）。
根据华为官方介绍，韬定律提出以“时间（τ）缩微”替代“几何缩微”作为半导体与电子系统演进的新指导原则，通过逻辑折叠等创新技术持续压缩信号传播时延，不断提升晶体管密度，从而实现半导体与电子系统的持续演进。逻辑折叠等核心技术构建了贯穿器件、电路、芯片到系统层面的多层级协同优化体系，该体系以系统性降低时间常数τ为目标，旨在驱动各层级性能、能效与晶体管密度的持续提升。
在器件层面，该体系通过优化晶体管和互连电阻及寄生电容，从物理底层最大限度缩微器件级时间常数τ。在电路层面，通过逻辑折叠技术突破传统平面布局的物理边界，显著缩短关键路径的走线长度并有效降低信号传播的电阻和电容负载，实现晶体管密度和电路性能的大幅提升。在芯片层面，通过“软件、架构、芯片”的全栈软硬芯协同设计，基于实际工作负载实现指令流和数据流的细粒度控制，提高系统级并行度和效率，大幅降低端到端执行时间。在系统层面，华为定义灵衢总线，重构计算系统互联协议，实现超节点的统一内存编址和原生内存语义，大幅降低系统通信时延。
按照华为方面的预期，到2031年，基于韬（τ）定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平。这一目标若实现，意味着在无法获取EUV设备的条件下，芯片设计方仍可通过架构与系统层面的协同优化，在等效密度指标上逼近更先进制程节点。
从行业视角看，EUV光刻设备的自主研发进展与替代性技术路线的成熟度，共同构成当前国内半导体产业关注的两条主线。余承东此次表态一方面确认了国内EUV研发的进行状态，另一方面也明确了华为在制程受限条件下的技术选择：以时间常数缩微为核心指标，通过逻辑折叠、全栈协同与互联协议重构，在器件、电路、芯片与系统四个层级同时推进优化。对于企业级芯片与算力基础设施而言，这一路线所强调的系统级时延与能效改善，可能为后续AI算力芯片的设计提供另一种参照，即在制程节点之外寻找性能提升的可行路径。
该文观点仅代表作者本人，企服科学平台仅提供信息存储空间服务。
