在近日举行的2026全球AI芯片峰会上，后摩智能（HOUMO.AI）确认，其下一代大模型端边AI芯片将采用3D CIM存算一体架构，结合融合存算与3D DRAM技术。该公司表示，这款新一代旗舰芯片将具备端侧超实时思考和互动能力。
据后摩智能介绍，通过垂直堆叠方式，新架构可在同等芯片面积下实现2倍算力，并有望进一步优化功耗与散热压力。这一技术路线将存算一体与3D DRAM相结合，目标是在端侧和边缘侧设备上支撑大模型的实时推理与交互需求。
后摩智能此前已于2025年7月发布后摩漫界M50芯片。该芯片典型功耗为10W，可提供160TOPS（INT8）或100TFLOPS（bFP16）算力，支持48GB内存容量和153.6GB/s内存带宽。后摩智能透露，M50目前已获得超过150款产品定点，覆盖多种应用场景。
存算一体架构的核心思路是将计算单元与存储单元在物理层面融合，减少数据在处理器与内存之间的搬运开销，从而提升能效比。这一路线在端侧AI场景中受到关注，原因在于端侧设备对功耗、散热和成本均有较强约束，传统冯·诺依曼架构下频繁的数据搬运已成为算力提升的主要瓶颈之一。
3D DRAM技术则通过垂直堆叠存储层来提升单位面积内的存储密度和带宽。后摩智能将3D CIM与3D DRAM结合，试图在芯片面积不显著增加的前提下同时提升算力和内存带宽，以适配大模型在端侧部署时对内存容量和带宽的较高要求。
从行业背景看，端侧和边缘侧AI芯片正成为大模型落地的重要方向。云端推理在延迟、隐私和带宽成本方面存在固有局限，推动芯片厂商将更多算力下沉至终端设备。包括手机、PC、智能汽车、机器人在内的终端形态，均对端侧AI芯片的算力和能效提出更高要求。后摩智能此次确认的3D CIM架构，反映了存算一体路线在大模型端侧部署场景中的进一步演进。
后摩智能尚未公布新一代旗舰芯片的具体发布时间、制程节点及量产计划。其上一代M50芯片已实现规模化定点，新一代架构能否在算力密度和能效上兑现预期，将取决于3D堆叠工艺的成熟度与良率表现。
该文观点仅代表作者本人，企服科学平台仅提供信息存储空间服务。
