美国能源部资助的橡树岭国家实验室旗下量子科学中心于当地时间11月5日宣布，携手IBM与AMD共同发布全新量子纠错协同设计平台。该平台的首个部署方案集成了IBM的量子计算机与橡树岭实验室基于AMD CPU和GPU的高性能计算（HPC）系统，标志着经典计算与量子计算在纠错层面进入协同设计的新阶段。
根据介绍，AMD的硬件在该平台中承担经典算力基础的角色，为量子纠错、解码优化和软件编排提供支撑。量子纠错是通往容错量子计算的核心环节，其实质是通过经典算法对量子比特的退相干与错误进行实时检测和修正，这一过程对经典算力的吞吐与延迟提出较高要求。将HPC系统与量子处理器紧耦合，使研究人员能够在同一平台上评估两类计算资源的集成效果，从而加快纠错方案的迭代速度。
三方为该平台设定了明确的量化目标：到2028年底实现100个逻辑量子比特运行10万次“硬操作”。逻辑量子比特是由多个物理量子比特经纠错编码后形成的稳定单元，其数量与操作次数是衡量容错量子计算实用化程度的关键指标。当前量子硬件的物理量子比特数量虽持续增长，但受限于错误率，可稳定运行的逻辑量子比特规模仍然有限，因此纠错效率的提升被视为突破瓶颈的主要路径。
从合作结构看，此次平台整合了三方各自的资源禀赋。橡树岭国家实验室作为美国能源部下属的多学科研究机构，拥有HPC基础设施与量子科学研究的双重积累；IBM在超导量子计算路线上的硬件与纠错编码研究处于行业前列；AMD则通过CPU与GPU组合提供经典计算侧的算力支持。这种“量子硬件+经典HPC+纠错软件”的协同设计模式，反映出量子计算研发正从单一硬件指标竞赛转向系统级集成优化。
对AMD而言，该合作是其数据中心算力产品在量子计算场景中的一次应用延伸。量子纠错解码对并行计算与内存带宽有特定需求，GPU在这一环节的适用性正受到更多关注。对IBM来说，将其量子计算机接入外部HPC环境，有助于验证其量子系统在真实科研工作流中的集成能力。对橡树岭国家实验室而言，该平台是其量子科学中心在容错量子计算方向上的基础设施补充。
量子纠错协同设计平台的推出，也折射出量子计算产业分工的细化趋势。量子处理器厂商、经典算力供应商与国家实验室之间的联合研发，正在成为推动容错量子计算从实验室走向实用化的常见组织形式。2028年底的目标能否达成，将取决于纠错编码效率、经典解码算力与量子硬件稳定性三者的同步进展，该平台的后续运行数据值得持续关注。
该文观点仅代表作者本人，企服科学平台仅提供信息存储空间服务。
