苹果日前正式发布新款Mac mini与Mac Studio，分别搭载首颗2纳米芯片M6与四晶粒封装的M5 Ultra。此次发布最引人关注的一点在于，最新制程仅用于入门款Mac mini，而停留在3nm工艺的M5 Ultra被官方定义为“迄今最强大的M系列芯片”。这是苹果产品线中首次出现“最新制程”与“最强芯片”脱钩的情况。
不过，这并非全球首次出现2nm芯片。当地时间7月23日，AMD已抢先发布2nm的EPYC 9006“Venice”服务器芯片与Instinct MI455X AI加速器，谷歌据称也锁定了2nm手机芯片首发。苹果并非2nm的首个客户，其选择更具内部策略意义：将最新制程下放入门款，将最强性能头衔交给封装方案。
M6作为入门级芯片，配置并不低：12核CPU（2颗超级核心、4颗性能核心、6颗能效核心）、12核GPU（每颗首次内置神经加速器）、双16核神经引擎，峰值算力较前代最高翻倍。苹果给出的官方数据是，单线程性能领跑全球，多线程比M5最高提升1.2倍、比M1提升2.4倍。
M5 Ultra则是另一种产品形态。两枚双晶粒的M5 Max通过新一代UltraFusion技术拼接，成为M系列首颗四晶粒芯片：最多36核CPU、最多80核GPU、32核神经引擎，晶粒间带宽达4.4TB/s以上，连接密度提升逾6倍。官方称四颗晶粒“运行起来如同一枚统一处理器”。
两者真正的分野在于内存配置。M6统一内存带宽最高170GB/s、最高32GB；M5 Ultra为1.2TB/s（较M3 Ultra提升50％）、最高512GB。带宽相差7倍，容量相差16倍。在运行大模型场景下，瓶颈往往不在算力而在内存带宽——千亿参数模型权重可达上百GB，推理时数据需在内存与芯片间持续搬运，带宽不足会导致核心空转。苹果对M5 Ultra的定位正是“完全在设备端运行数千亿参数的大模型”。
过去十几年，“制程即最强”是芯片行业的普遍认知：晶体管越小越密，性能提升、功耗下降，率先量产下一代节点的厂商便占据性能高地。但这条规律的两个前提正在松动。其一，制程红利在变薄。台积电N2的设计目标是同功耗性能提升10％至15％、同性能功耗降低25％至30％、密度较N3E提升约15％，进步确实存在，但相较28nm到14nm、14nm到7nm的跨越式提升，已属精细打磨。供应链消息称，苹果甚至放弃更先进的N2P节点，退守成本更低的N2，将N2P让给高通和联发科。
需要澄清的是，苹果让M6进入入门款并非因为2nm良率问题。据媒体报道，台积电N2量产良率已达85％左右，超过3nm同期水平。真正制约2nm放量的是成本与产能：单片晶圆约3万美元，先进产能全面紧张，3nm月产能拉高至17.5万片仍供不应求。苹果的选择更多基于成本考量而非技术成熟度。
其二，AI负载的瓶颈已经转移。大模型时代的本地AI推理更依赖内存带宽与容量，而非单纯算力峰值。带宽的提升不依赖制程微缩，而是通过更多内存控制器、更多芯片和更宽的互连实现。由此，制程决定单颗芯片的能力上限，封装决定整个系统的能力上限。苹果打造最强桌面AI芯片的路径，押注的是四芯片封装加1.2TB/s带宽，而非2nm制程。
从行业视角看，苹果的选择并非孤例。据台积电财报口径，N2于2025年第四季度启动量产；谷歌Tensor G6据称是首款采用2nm的手机SoC之一。AMD在7月23日的Advancing AI大会上发布第六代EPYC 9006“Venice”与Instinct MI455X，均采用2nm制程。值得注意的是，AMD的Venice同时使用CoWoS-L先进封装，英伟达也在推进NVLink Fusion的同时继续采用先进制程。业界主流并非“制程或封装二选一”，而是双线并进。
苹果此次决策的深层逻辑在于，制程代差缩小、同一代工厂向多家客户供货的背景下，拉开差距的变量已从“谁先拿到新节点”转向“谁能在系统级把芯片整合得更好”。M4这一代未推出Ultra版本，Mac Studio顶级档位自M3 Ultra后出现空窗。2026年3月，苹果发布M5 Pro与M5 Max，首次推出自研Fusion Architecture，用高带宽die-to-die互连将两颗die拼合成一个SoC。M5 Ultra则将这一架构延伸至四颗die。
苹果芯片工程副总裁Sri Santhanam表示，M5 Ultra“拓展了台式电脑的性能极限”。从产品策略看，苹果第一次将“制程”与“最强”两条线分开管理：最新制程用于控制入门款成本，最强性能则通过封装堆料实现。这一选择是否会被更多厂商跟进，取决于制程红利衰减的速度与AI负载对内存带宽需求的增长幅度。
该文观点仅代表作者本人，企服科学平台仅提供信息存储空间服务。
