2026年，AI4Chip成为大模型厂商招聘与业务布局的新方向。社交平台上，多家基础大模型厂商密集发布芯片相关岗位，覆盖数字前端RTL设计、验证，以及数字后端布局布线、时序分析等环节，部分岗位明确欢迎具备AI原生经验的候选人。业内认为，这一轮招聘指向两件事：训练AI完成芯片设计的能力，以及自研芯片。
推动基模厂商下场的直接动因来自Coding场景的成功与天花板。过去两年，Coding agent凭借任务可验证、数据可获取、付费意愿明确等特点，成为大模型最扎实的落地场景。但随着模型能力持续爬坡，基模厂商需要寻找能支撑同等收入量级的高价值任务域。AI4Chip具备任务高价值、专家经验密集、结果可验证、过程数据丰富等特征，付费方为利润丰厚的芯片与EDA公司，因而被视为候选方向。
更深层的动力在于算力成本。一位基础大模型厂商研究员表示，若模型智力达到碾压级别，自研芯片、摆脱对上游算力巨头的依赖是自然选择；对国内厂商而言，缺卡的现实约束进一步强化了这一判断。另有近十年数字芯片设计从业者从商业终局补充认为，模型能力最终将像电力一样走向寡头竞争与强监管，基模厂商若要维持增长，必须拥有自己的硬件产品。
但关于AI4Chip能否成为下一个Coding场景，业内存在明显分歧。前述研究员从AI能力演进角度判断，芯片设计需要数百乃至上千人协作，根源在于个人可处理的context有限，而AI不受此限制，长期看整个软硬件co-design循环可由AI加速。其路径类比Coding经验：先学习芯片工程师知识，再学习架构师经验，逐步走向co-design；短期作为提效工具帮助工程师节省约30％的工作量，中期端到端完成相对简单的芯片设计，远期进入自我迭代阶段，时间表为5至10年。
芯片设计从业者则对当前阶段持谨慎判断。其指出，AI已在协助硬件工程师完成前端代码编写、小脚本生成、工具用法查询等工作，但这只是冰山一角。芯片设计最终要落到物理实体，涉及物理设计、测试以及功耗、性能、面积构成的PPA不可能三角，单纯输出代码只是整个系统流程的开头部分。整体意义上的AI4Chip是系统性考量，目前尚不构成vibe coding式场景。
两种判断的差异，本质上来自对AI4Chip边界的界定不同：一方着眼AI能力演进节奏与Coding经验的迁移，另一方立足芯片设计从代码到流片的完整工程链条。可以确定的是，基模厂商向芯片产业链上游延伸的趋势已经显现，AI在芯片设计中的角色将从辅助提效逐步向更深环节渗透，而其推进速度取决于物理设计、验证与PPA优化等系统性难题的解决程度。
该文观点仅代表作者本人，企服科学平台仅提供信息存储空间服务。
