9月9日，深圳光博会现场，上千家展商围绕芯片速率与光引擎尺寸展开竞争，但聚集人数最多的展台属于成立仅两年的光联芯科。该公司展出的核心产品并非芯片，而是一台名为ZW1000的硅光无掩膜可编程光刻机。光联芯科今年8月刚以超10亿美元估值完成A+轮融资，成为光互连赛道首家独角兽企业（公司口径）。需要指出的是，下文涉及的良率、精度与成本数据主要来自公司披露及展台物料，目前尚无独立第三方验证。
ZW1000瞄准的是微环调制器制造中的良率瓶颈。微环调制器被视为下一代数据中心光互连的主要候选路线，同等面积下通道密度远高于传统方案，功耗更低，Ayar Labs、英伟达等厂商近两年均向该路线收敛。其核心难题在于谐振波长对制造公差极度敏感，波导偏差数纳米即导致波长偏离标准通道网格，而数纳米仅为头发丝直径的几万分之一。南安普顿大学光电研究中心主任Graham Reed今年在专访中表示，这类制造偏差在最先进的12英寸晶圆厂中同样存在，属于工艺物理的固有问题。
良率问题按复利效应放大。单个微环良率达到99％看似理想，但一颗芯片集成一百个微环时，全合格概率为0.99的100次方，约37％；集成数百环的芯片，全通道命中率趋近于零。行业统计口径下，复杂硅光芯片的晶圆级良率常低于六成；传统代工模式下，微环芯片依赖流片后被动筛选出货，良率常不足10％。光联芯科CEO陈超称，一颗合格光互连模组分摊的制造成本可达单颗高端GPU裸芯片的相当比重（公司口径）。互连模组成本超过GPU本体，将使该商业模式难以成立。
ZW1000的技术思路是绕开制造环节的完美主义。在晶圆出厂前，通过无掩膜高速投影定位每个微环的坐标，再以激光退火微调硅材料折射率，将偏离的波长修正回通道网格。公司称修调误差控制在10皮米以内，单片刻检测、修调、校验全流程耗时5小时，修后良率从不足10％提升至99％（公司口径）。展台展示了修调前后的对比物料，修调前整片晶圆可用通道仅为零头，修调后接近全部启用。但目前尚无客户产线数据支撑上述指标。
在互联需求侧，中国工程院外籍院士常瑞华于8月18日在深圳创新发展研究院第20期院士报告厅演讲中直接点名华为。她指出，昇腾384超节点已将数百颗AI加速器组成统一计算系统，其中大规模使用高速光互联；今年7月公开亮相的Atlas 950 SuperPoD为1024卡集群。常瑞华强调，关键不在于具体数字是384还是1024，而在于这一数字背后的趋势仍将持续增长，处理器数量越多，对互联的要求越高。但需说明其身份背景：常瑞华2019年在深圳创办博升光电，主业为高速VCSEL光引擎，累计出货超600万颗，NPO/CPO光引擎目前仍以样品验证和工程开发为主，尚未大规模量产（公司口径）。作为VCSEL路线的主张者，她将CPO的良率、封装、散热与维修性列为命门，这一表态本身即说明出厂修调环节的独立价值。
需求侧瓶颈已体现在华为的机柜设计中。SemiAnalysis对CloudMatrix 384的拆解显示，该系统将384颗昇腾910C与192颗鲲鹏CPU装入16个机柜，使用6912颗400G硅光模块和3168根光纤，平均每颗NPU配14个400G模块，传统架构中该比例约为1比4，光模块总量约为芯片数的18倍。徐直军此前曾表示，AI算力不等于芯片性能。按光模块公开单价粗算，单套CM384仅光互连一项成本约1500万至1700万元。今年7月世界人工智能大会展出的Atlas 950超节点方向已变，LightCounting现场盘点与瑞银拆解均显示，这是全球首个采用LPO的超节点，1024卡SuperPoD使用4096颗800G LPO，平均每颗NPU摊4个模块，较CM384时代下降一半。集群规模仍在指数级放大，按华为路线，今年四季度上线的Atlas 950 SuperCluster将互连超过52万颗芯片，但单颗芯片摊到的光模块数量在下降，下降动力来自LPO等光电协同设计以及提升良率的装备。
海外与中国在微环良率问题上各有一本账。英伟达CPO光引擎的核心即为微环调制器，计划2025年GTC演示、2026年量产，解法为逐环出厂校准、运行时热控与DSP补偿三件套，并与台积电深度绑定，成本摊在服役期。中国路径则强调出厂前修调到位，之后仅需少量能量维持。Reed曾计算能耗账，热控需先消耗大量能量将波长拉回再持续稳住，出厂修调则一次付清。需指出Reed与光联芯科存在师生关系，其立场需审慎看待，但能耗机制本身属于公开物理。Ayar Labs的“标准CMOS工艺可制造”与“海外良率不足10％”两个说法并不矛盾，造得出来与造得起是两回事。良率代价究竟记在服役的每一天还是出厂前的那一次，哪条路更便宜尚无定论。
该文观点仅代表作者本人，企服科学平台仅提供信息存储空间服务。
